[기획] 머신러닝으로 찾은 텅스텐브론즈 세라믹, 온도 안정성 지키며 칩 부피 85% 줄였다

전자기기 안에서 전기를 잠시 담아두는 커패시터는 작을수록 좋지만, 무작정 줄일 수는 없다. 작은 그릇에 같은 양의 전하를 담으려면 전하를 잘 끌어당기는 재료가 필요하고, 그 성질이 온도에 따라 흔들리지도 않아야 한다. 칭화대학교 등 연구진은 머신러닝으로 유망한 결정구조와 원자 자리를 좁힌 뒤 비스무트와 게르마늄을 치환해 두 조건을 함께 만족하는 세라믹을 개발했다고 밝혔다. 이 재료로 만든 1pF 단층 칩 시제품의 크기는 0.35×0.35×0.20mm였다. 폭 0.35mm는 0.5mm 샤프심 지름의 약 70%다.

연구진이 비교 대상으로 고른 특정 상용 1pF 단층 제품은 0.90×0.90×0.20mm였다. 두께는 같지만 가로와 세로가 각각 약 61.1% 줄어 시제품의 바닥면적과 외형 부피는 비교제품의 약 15.1%, 즉 약 6.6분의 1이 됐다. 부피로 계산하면 0.162mm³에서 0.0245mm³로 84.9% 감소한 것이다. 다만 이는 같은 1pF 용량을 목표로 한 연구용 단층 시제품과 특정 상용 단층 제품 한 종을 비교한 결과다. 모든 커패시터나 상용 다층세라믹커패시터를 85% 줄였다는 뜻은 아니다.

많이 담으면 흔들리고, 안정적이면 커진다

커패시터 소형화의 핵심 지표 가운데 하나가 상대유전율 κ다. 재료가 전기장 속에서 얼마나 잘 분극돼 전하를 저장하는지를 나타내며, 값이 높을수록 같은 정전용량을 더 작은 면적에 담을 수 있다. 문제는 높은 유전율을 가진 재료가 흔히 온도나 전압 변화에 민감하다는 점이다. 반대로 온도가 바뀌어도 정전용량이 안정적인 재료는 유전율이 낮아 소형화에 불리한 경우가 많다.

연구진이 개발한 BNBGT의 화학식은 Ba₄(Nd₀.₅Bi₀.₅)₉.₃₃(Ti₀.₉₉Ge₀.₀₁)₁₈O₅₄다. 이름에 붙은 ‘텅스텐브론즈’는 텅스텐 원소나 청동 합금을 뜻하지 않는다. 원자들이 배열된 결정구조의 계열명, 즉 건물의 재료가 아니라 ‘건축양식’에 가까운 표현이다. 실제 최종 세라믹 조성에는 텅스텐 W가 없다.

출발점인 Ba₄Nd₉.₃₃Ti₁₈O₅₄는 이미 알려진 저손실 마이크로파 유전체 계열이었다. 이 물질의 상대유전율은 약 85, 온도계수는 약 −70ppm/K였다. 연구진이 Nd 자리의 절반을 Bi로 구성하자 상대유전율은 약 205로 높아졌지만 온도계수는 약 −140ppm/K로 악화됐다. 전하를 더 많이 담게 됐지만 온도 변화에는 오히려 더 민감해진 셈이다.

이어 Ti 자리의 1%를 Ge로 바꾸자 상대유전율은 약 185로 조금 낮아진 대신 온도계수가 약 −22ppm/K로 회복됐다. 연구진은 최종 재료가 −30~+30ppm/℃ 이내의 온도계수, 즉 C0G급 온도 안정성을 나타냈다고 보고했다. ±30ppm/℃는 온도가 100℃ 변할 때 단순 선형 환산상 정전용량 변화가 약 ±0.3% 이내라는 뜻이다. 정전용량이 전혀 변하지 않는다는 의미는 아니다. 손실탄젠트는 0.0005 미만으로 측정됐다. 손실탄젠트는 저장된 전기에너지 가운데 열 등으로 새는 정도를 보여주는 지표로, 작을수록 손실이 적다.

AI는 발명가가 아니라 탐색 지도였다

이번 연구에서 머신러닝이 완제품이나 최종 조성을 스스로 발명한 것은 아니다. 연구진은 첫째 문헌과 결정구조 자료로 데이터셋을 만들고 차원을 줄였으며, 둘째 여러 결정계에 공통으로 적용할 수 있는 물리 기반 특성으로 유망한 구조군을 선별했다. 셋째 텅스텐브론즈 구조 안에서 어느 원자 자리와 결합 특성을 조정할지 순위를 매겼고, 넷째 후보 조성을 실제로 합성해 검증했다. 전역 구조군 선별과 텅스텐브론즈 내부의 국소 최적화라는 두 분석 수준을 네 단계의 작업 흐름으로 진행한 것이다.

전역 선별에는 분자 분극률, 단위세포 부피, 패킹밀도, 원자당 부피, 평균 결합길이·결합에너지·결합강도, global instability index가 사용됐다. global instability index는 결정 안의 결합들이 이상적인 상태에서 얼마나 벗어나 있는지를 가늠하는 지표다. 유전율 예측에는 랜덤포리스트, 온도계수 예측에는 RBF 커널 서포트벡터회귀가 가장 적합한 모델로 선택됐다. 연구진은 무작위 학습·시험 분할에 따른 계산 재표집을 1,000회 수행해 오차를 평가했다. 이는 서로 다른 재료 실험을 1,000번 했다는 뜻이 아니라, 데이터 분할을 바꿔가며 계산의 안정성을 점검했다는 의미다.

손실탄젠트는 외부 요인에 따른 잡음이 커 초기 머신러닝 예측 목표에서 제외됐다. 연구진은 본질적으로 손실이 낮을 가능성이 큰 단일상 재료를 우선한 뒤 실제 합성물의 손실을 측정했다. 따라서 머신러닝이 유전율과 온도계수, 손실을 모두 동시에 정확히 예측했다고 볼 수는 없다. 머신러닝은 모든 후보를 대신 실험한 장치라기보다, 무엇부터 구워보고 어느 원자 자리를 조정할지 안내한 탐색 지도에 가까웠다.

게르마늄 1%가 만든 원자 수준의 버팀목

연구진은 Bi가 원자의 비중심 변위, 즉 원자가 대칭 중심에서 벗어나는 움직임을 키워 유전율을 높였다고 해석했다. 그러나 온도가 오르면 이온 분극이 약해져 정전용량이 흔들릴 수 있다. 여기에 소량의 Ge를 넣자 강한 Ge–O 공유결합이 열팽창 중에도 Bi·Nd·Ba 등의 비중심 변위를 유지하거나 증가시켜 분극 감소를 보상한 것으로 분석했다. 쉽게 말해 Bi가 전하를 더 많이 담도록 원자 움직임을 키웠다면, Ti 자리의 1%를 차지한 Ge–O 결합은 온도가 올라가도 그 움직임이 무너지지 않게 받치는 버팀목 역할을 한 셈이다.

연구진은 온도 가변 원자분해능 STEM과 HAADF, 온도의존 라만분광, Bi LⅢ-edge XAFS, DFT 계산으로 이 해석을 조사했다. STEM은 전자빔으로 원자 배열을 살피는 현미경 기법이며, DFT는 전자의 상태를 바탕으로 재료 특성을 계산하는 밀도범함수이론이다. STEM 실험에서 A자리 원자의 평균 변위는 상온 7.09pm에서 500℃ 8.75pm로 약 23% 증가했다. 1pm는 1m의 1조분의 1이다. 단순한 격자 열팽창만으로 예상한 약 0.07pm보다 큰 변화였다.

별도의 DFT 모델에서는 중심대칭 위치를 기준으로 한 변위가 0.016Å에서 0.412Å로 증가했다. 이는 STEM 관찰값과 측정 대상과 방법이 다른 계산 결과이므로 하나의 연속된 실험값처럼 해석할 수 없다. 여러 분석은 Ge–O 결합이 온도 안정성에 기여한다는 설명을 뒷받침하지만, 연구진의 해석만으로 이를 유일한 원인이라고 단정할 수도 없다. 국소 변형과 결함, 입계, 밀도 변화가 함께 영향을 미쳤을 가능성이 남는다.

작아진 단층 칩, 다층 양산까지는 먼 거리

연구진은 Ti–W/Ni/Au 전극을 사용해 약 1, 4.5, 8, 35pF 용량의 단층 칩 커패시터를 제작했다. 여기서 전극의 Ti–W에는 텅스텐이 들어가지만 세라믹 조성에 텅스텐이 포함됐다는 뜻은 아니다. 35pF 소자는 100Hz~10MHz에서 시험됐고, 재료 자체는 별도로 1Hz~1GHz 범위에서 측정됐다. 두 범위를 모든 시제품의 성능 검증 범위로 합쳐 해석해서는 안 된다.

연구진은 −55~150℃ 열충격 1,000회 뒤 초기 정전용량의 99.8% 이상을 유지했다고 보고했다. 150℃·1,000V에서 100시간 진행한 가속수명 시험에서는 정전용량 변화가 0.1% 이하, 비저항 감소가 15% 이하였고 관측된 고장은 없었다. 그러나 시험 시편 수와 통계적 신뢰구간이 제시되지 않으면 고장 확률이 0이라고 말할 수 없다. 1,000V 시험도 실제 활성 유전체 두께와 전극 간격이 명확하지 않아 제품의 정격전압으로 해석할 수 없다.

무엇보다 시제품은 단층 칩 커패시터다. 수십~수백 층의 얇은 유전체와 내부전극을 쌓아 함께 소성하는 상용 다층세라믹커패시터의 양산공정을 입증한 결과가 아니다. 약 0.54mm 벌크 시편에서 측정된 약 40kV/mm의 절연파괴강도 역시 얇은 적층 유전체의 수율과 신뢰성을 직접 보증하지 않는다. DC 바이어스에 따른 정전용량 변화, 습도수명, 진동과 굽힘, 납땜성, 기계강도, 적층 계면반응, 대량생산 수율과 원가도 확인되지 않았다. Bi₂O₃의 열처리 중 휘발과 이를 보정하기 위한 과잉 Bi 투입은 양산 시 조성과 로트 재현성을 관리해야 할 과제가 될 수 있다.

논문 공개 후 약 일주일밖에 지나지 않아 다른 연구실의 독립 재현이나 장기 검증도 확인되지 않았다. 이번 성과의 무게는 당장 상용 부품을 대체했다는 데 있지 않다. 높은 유전율과 온도 안정성 사이의 오랜 상충관계를 결정구조 선별, 원자 자리 설계, 실제 합성과 원자 수준 분석으로 연결한 탐색법을 제시했다는 데 있다. 작은 단층 칩에서 확인한 가능성을 실제 적층 부품으로 옮길 수 있는지는 이제부터 검증해야 할 질문이다.

자료: 칭화대학교·중국과학원 상하이규산염연구소·홍콩성시대학교