원자층 0.7나노미터씩 바꿔 한 박막에 반도체·절연체·준금속 구현

반도체를 이루는 여러 재료를 따로 만들고 쌓는 대신, 하나의 얇은 결정에서 원자를 골라 바꿔 필요한 기능을 새기는 기술이 나왔다. 기초과학연구원(IBS) 반데르발스 양자 물질 연구단 조문호 단장과 포항공과대학교 연구팀은 2차원 반도체를 원자층 단위로 변환해 한 박막에 반도체·절연체·준금속 영역을 구현하는 ‘모듈형 트랜지스터 제작 기술’을 개발했다.

연구팀은 p형 다층 텅스텐 디셀레나이드(WSe₂)를 출발 물질로 사용했다. p형은 전자의 빈자리인 정공이 주로 전류를 운반하는 반도체를 뜻한다. WSe₂에서 텅스텐 골격은 유지하고 주변의 칼코젠 원소를 선택적으로 치환해 일부 영역을 절연체인 WOₓ, n형 반도체인 WS₂, 준금속인 WTe₂로 바꿨다. n형 반도체에서는 전자가 주된 전하 운반자다.

핵심은 층과 위치를 골라 물성을 전환했다는 점이다. 연구팀은 원자층 사이의 좁은 틈을 반응 물질이 이동하는 통로로 활용하고, 온도와 기체 압력을 조절했다. 이를 통해 WSe₂ 단층 두께에 해당하는 약 0.7나노미터 단위로 변환 깊이를 제어했다. 1나노미터는 10억분의 1미터로, 원자 몇 개가 놓이는 정도의 매우 짧은 길이다. 같은 모체 결정 안에서 수직 방향과 수평 방향으로 서로 다른 기능 영역을 만들 수 있다는 의미다.

일반적인 금속·산화막·반도체 전계효과트랜지스터(MOSFET)는 전류가 흐르는 반도체 채널, 전류 흐름을 조절하는 게이트 절연체, 전하를 주입하는 금속 접촉부를 각각 제작해 접합한다. 그러나 2차원 반도체 표면에는 다른 물질이 화학적으로 붙을 수 있는 ‘댕글링 결합’이 거의 없다. 이 때문에 균일한 절연막을 입히기 어렵고, 금속을 직접 증착하면 원자 두께 채널이 손상되거나 전하가 넘어야 하는 접촉 장벽이 높아질 수 있다.

서로 다른 2차원 물질을 떼어 옮겨 쌓는 방식은 비교적 깨끗한 경계면을 만들 수 있지만, 넓은 면적에서 각 층을 정확히 맞추고 대량 생산하는 일이 과제로 남아 있다. 이번 방식은 별도 소재를 차례로 적층하기보다 한 결정의 원자 구성을 바꿔 기능 영역을 형성한다. 복잡한 적층 공정을 단순화하고 초미세·저전력 소자를 설계할 수 있는 새로운 경로를 제시한 셈이다.

연구팀이 만든 WOₓ/WSe₂ 국소 게이트 트랜지스터의 유효 산화막 두께는 1나노미터 미만이었다. 게이트 전압으로 전류를 얼마나 급격하게 켜고 끌 수 있는지 보여주는 문턱밑 기울기는 61.3mV/dec로, 실온 이론 한계인 약 60mV/dec에 근접했다. 수치가 작을수록 적은 전압 변화로 전류를 효과적으로 제어할 수 있다. 켜진 상태와 꺼진 상태의 전류 차이를 나타내는 온·오프 전류비는 10⁷을 넘었다.

준금속 WTe₂로 만든 접촉부는 직접 증착한 백금 접촉과 비교해 전하 주입 장벽을 약 3분의 1로 낮췄다. 연구팀은 같은 WOₓ 절연층을 이용한 n형 MoS₂ 트랜지스터도 제작했다. 이어 p형과 n형 소자를 수직으로 쌓은 상보형 반데르발스 인버터를 구현하고 입력 전압을 반대로 바꾸는 전압 반전 동작을 확인했다.

연구 결과는 민석영·조현제 연구원 등이 참여한 논문 ‘Modular van der Waals MOSFETs through layer-by-layer chalcogen substitutions’에 담겼으며, 2026년 10월 15일 Science 394권 340~346쪽에 공개됐다. 이번 성과는 개별 소자와 인버터 수준에서 가능성을 입증한 단계다. 웨이퍼 규모 공정과 실제 집적회로 양산으로 확장하는 일은 후속 연구 과제로 남아 있다.

자료: 과학기술정보통신부, 기초과학연구원, 포항공과대학교, 미국과학진흥협회