티어포, 일본 JST 엣지 AI 반도체 개발 참여…자율주행 칩 설계 개방

자율주행 소프트웨어를 공개해 온 일본 티어포가 이번에는 자동차의 판단을 처리하는 AI 반도체 설계까지 개방하는 연구에 나선다. 칩의 논리설계뿐 아니라 인공지능 모델을 칩에서 실행하도록 바꾸는 컴파일러와 관련 툴체인도 오픈소스화해 자동차 제조사와 반도체 기업, 개발자가 함께 기술을 발전시킬 기반을 마련한다는 구상이다.

티어포는 일본과학기술진흥기구(JST)가 주도하는 ‘차세대 엣지 인공지능 반도체 연구개발 프로그램’에 참여해 레벨4 자율주행용 소프트웨어 정의 시스템온칩(SoC)을 개발한다고 14일 밝혔다. SoC는 연산과 제어 등 여러 기능을 하나의 칩에 묶은 반도체다. ‘소프트웨어 정의’는 정해진 하드웨어 기능에만 의존하지 않고 소프트웨어를 통해 기능을 구성하고 확장하는 방향을 뜻한다.

JST는 문부과학성과 경제산업성이 공동으로 수립한 계획에 따라 이 사업을 운영한다. 2025년 12월 16일에는 접수된 16개 신청 가운데 8개 과제를 선정했다. 티어포가 참여한 과제는 가와하라 요시히로 도쿄대 교수가 총괄하며 티어포와 도쿄대, 게이오대가 연구를 나눠 맡는다.

연구진은 칩을 생물의 신경계에 빗대 ‘사고·반사·말초’의 3계층으로 구성할 계획이다. 이 가운데 티어포는 E2E, 즉 엔드투엔드 자율주행의 고차원 판단을 담당하는 ‘사고’ 계층을 개발한다. 여러 단계로 쪼갠 기능을 각각 처리하는 대신 입력부터 판단까지 이어지는 AI 연산을 칩에서 효율적으로 수행하려는 연구다.

칩은 Transformer 추론에 특화한다. Transformer는 입력된 정보 사이의 관계를 파악하는 AI 모델 구조이며, Attention은 어떤 정보에 더 주목할지를 계산하는 핵심 연산이다. 연구진은 외부 메모리와 주고받는 데이터를 줄이고 행렬연산 회로와 Attention 회로를 칩에 탑재할 계획이다. 전력 구성도 수 와트급 임베디드 기기부터 수십 와트급 차량용 전자제어장치(ECU)까지 확장할 수 있도록 설계하는 것이 목표다.

소프트웨어와 칩을 연결하는 방법도 연구 대상이다. PyTorch 등에서 만든 AI 모델을 표준 중간표현인 TOSA로 변환해 모델과 특정 칩의 설계를 분리할 계획이다. 중간표현은 서로 다른 소프트웨어와 하드웨어가 같은 계산 내용을 이해하도록 돕는 공통 번역 형식에 가깝다. 이를 통해 하나의 반도체 공급자에 묶이지 않고 모델과 칩을 조합할 수 있는 구조를 지향한다.

계산 결과의 신뢰성을 확인하는 형식검증도 도입한다. AI 모델의 숫자 표현을 단순화하는 양자화나 반올림을 거치면 변환 전후 결과에 차이가 생길 수 있다. 연구진은 이때 수치가 일치하는지, 차이가 허용오차 안에 있는지를 수학적으로 확인할 계획이다. 논리설계와 컴파일러, 검증 방법을 함께 다룬다는 점이 이번 과제의 특징이다.

공식 연구기간은 2025년 12월부터이며 개별 과제는 원칙적으로 최대 60개월간 수행된다. 사업의 2025년도 예산은 295억엔으로 GX경제이행채를 재원으로 한다. 설계 분야 과제당 직접비 제안 상한은 20억엔이지만, 티어포 참여 과제에 실제 배정된 연구비는 공개된 수치가 아니다.

전체 사업은 중간·최종 마일스톤 달성률을 각각 80% 이상으로 높이고, 연구 종료 약 3년 뒤 민간 이전 비율 20% 이상을 달성한다는 목표를 세웠다. 이 사업은 일본 정부가 2030년도까지 AI와 반도체 분야에 10조엔 이상을 지원한다는 ‘AI·반도체 산업기반 강화 프레임’의 구성 사업이기도 하다.

티어포는 2024년 신에너지·산업기술종합개발기구 사업에서 덴소, OTSL과 자율주행용 ADSOC와 개발키트를 개발하고 Autoware를 결합한 실차 검증을 추진했다. 이번 과제는 그 범위를 오픈 논리설계와 컴파일러, 형식검증으로 넓힌다. 다만 오픈소스화는 현재 연구 목표이며 저장소와 공개 시점, 라이선스가 이미 확정됐다는 뜻은 아니다.

자료: 티어포, 일본과학기술진흥기구, 문부과학성, 경제산업성, 신에너지·산업기술종합개발기구