[기획] 0.32㎜ 변조부가 초당 200기가비트를 실증했다…‘느린 빛’으로 줄인 광통신의 크기·전력 부담

빛을 늦췄더니 통신은 더 빨라졌다. 일본 연구진은 나노미터 크기의 구멍이 줄지어 난 실리콘 길에서 빛의 정보 묶음을 천천히 이동시켜, 길이 320㎛의 변조부로 한 파장당 초당 200기가비트(200Gb/s)를 처리하는 동작을 실증했다. 320㎛는 0.32㎜로, 0.5㎜ 샤프심의 지름보다 짧다. 다만 이는 칩 전체 크기가 아니라 빛을 변조하는 소자 길이다. 품질을 확보한 200Gb/s 결과에도 수신단의 11탭 FFE가 사용됐다.

도쿄과학대와 요코하마국립대, 일본 산업기술종합연구소(AIST), 광전자융합기술연구조합(PETRA) 연구진은 이 성과를 2026년 10월 22일 국제학술지 《Nature Communications》에 발표했다. 핵심은 최고속 기록 자체가 아니다. 비공진형 실리콘 마하젠더 변조기(MZM)에 ‘느린 빛’과 칩 내장형 전기광학 이퀄라이저를 결합해 소형화와 낮은 구동전압, 고속 동작, 줄어든 디지털 신호처리 의존 사이의 새로운 절충점을 제시했다는 데 있다.

빛을 늦춰 짧은 길을 길게 쓴다

광변조기는 전기 신호에 담긴 데이터를 빛의 변화로 옮기는 장치다. 연구진이 사용한 마하젠더 변조기는 빛을 두 갈래로 나눈 뒤 서로 다른 위상, 즉 파동의 진행 상태를 만들고 다시 합쳐 광세기를 바꾼다. 실리콘 p-n 접합의 자유전하 농도를 조절하면 굴절률이 달라지는 ‘플라스마 분산 효과’를 이용했다.

문제는 실리콘의 굴절률 변화가 작다는 점이다. 기존 실리콘 MZM은 충분한 변조를 얻으려면 일반적으로 수㎜ 길이와 높은 구동전압이 필요했다. 소자가 길어지면 긴 전극에서 고주파 신호가 약해지고, 저항과 정전용량이 반응을 늦추는 RC 시정수 문제가 커진다. 빛과 전기 신호가 서로 다른 속도로 움직여 위상이 어긋나는 현상도 대역폭을 제한한다.

연구진은 실리콘에 404㎚ 간격으로 지름 230㎚의 구멍을 배열한 포토닉결정 도파로를 만들었다. 포토닉결정은 주기적인 미세 구조로 빛의 분산관계를 바꾸는 장치다. 여기서 ‘느린 빛’은 진공에서의 광속 자체를 낮춘다는 뜻이 아니다. 군속도, 즉 광펄스에 실린 정보와 에너지의 포락선이 구조 안에서 이동하는 속도를 낮춘다는 의미다. 빛이 짧은 구간에 더 오래 머물면 전하와 강하게 상호작용해 작은 소자에서도 큰 위상 변화를 만들 수 있다.

빛이 얼마나 느려지는지를 나타내는 군지수는 20∼70이었다. 이에 대응한 변조효율 VπL은 0.51∼0.16V·㎝였다. VπL은 빛의 위상을 반 바퀴 바꾸는 데 필요한 전압과 소자 길이의 곱으로, 작을수록 짧은 길이와 낮은 전압으로 변조하기 쉽다는 뜻이다.

약해지는 ‘고음’을 칩 안에서 미리 보강했다

느린 빛만으로는 고속 신호의 손실을 모두 피할 수 없다. 주파수가 높아질수록 변조기의 응답이 약해지면 파형의 빠른 변화가 뭉개진다. 음향기기의 이퀄라이저가 약해진 고음을 보강하는 것과 비슷한 문제가 생긴다.

연구진은 변조 구간을 여러 부분으로 나누고 마지막 구간 앞에 광 지연선과 광교차 구조를 넣었다. 앞쪽 구간들이 만든 변조 성분을 늦추는 한편, 교차 구조로 부호가 반전된 마지막 구간의 성분은 상대적으로 먼저 도착하게 한 뒤 두 성분을 합쳤다. 이 방식으로 2탭 피드포워드 또는 FIR 고역보상 응답을 광소자 내부에 구현했다. 외부 전자회로가 맡던 보정의 일부를 빛이 지나가는 구조 자체에 넣은 셈이다.

고속 데이터 실험에 사용한 N=4 소자는 주 탭 180㎛와 이퀄라이저 탭 140㎛를 합쳐 길이 320㎛였다. 전극까지 포함한 점유면적은 0.4㎟로, 같은 넓이의 정사각형으로 환산하면 한 변이 약 0.63㎜다. 이퀄라이저를 적용하자 N=4 소자의 대역폭은 23GHz에서 55GHz로 넓어졌다. 별도의 N=3 소자에서는 35GHz가 약 80GHz로 늘어난 것으로 평가됐지만, 80GHz 전 구간을 직접 잰 것은 아니다. 67GHz까지 측정한 뒤 57∼67GHz 구간의 기울기를 이용해 외삽한 값이다.

제작 방식도 의미가 있다. AIST는 지름 300㎜ SOI 웨이퍼와 ArF 액침 노광을 사용하는 실리콘 포토닉스 공정으로 소자를 만들었다. 확인된 최소 구조 치수는 약 150㎚ 이상이다. 전자빔으로 단일 시제품을 정교하게 깎은 결과가 아니라 범용 파운드리 공정과 연결할 여지를 보여줬다. 그러나 300㎜ 공정을 썼다는 사실만으로 양산성과 수율이 입증된 것은 아니다.

무DSP 180Gb/s, 11탭 보정으로 200Gb/s

연구진은 빛의 세기를 네 단계로 구분하는 PAM4 방식으로 한 파장당 200Gb/s를 실증했다. PAM4는 수도꼭지의 세기를 네 단계로 나누듯 한 번의 상태 변화에 2비트를 싣는다. 따라서 초당 1000억 번 상태를 바꾸는 100Gbaud가 200Gb/s가 된다. 원시 데이터율로 환산하면 초당 25GB이며, 1GB 상당의 비트를 약 0.04초에 싣는 규모다. 오류정정과 부호화, 통신 규약의 부담을 제외한 값이므로 실제 파일 다운로드 속도를 뜻하지는 않는다.

성과의 조건은 구분해야 한다. 디지털 신호처리장치(DSP)를 사용하지 않은 PAM4 시험에서는 180Gb/s까지 TDECQ가 2.2dB 이하였다. TDECQ는 송신 파형이 이상적인 신호보다 얼마나 품질이 나빠졌는지를 나타내는 지표로, 값이 낮을수록 좋다. 무DSP 200Gb/s에서도 눈 모양의 파형은 열렸지만 TDECQ는 4.9dB로, 논문이 표시한 통상 허용범위 약 3∼4dB를 넘었다.

200Gb/s PAM4·100Gbaud에서 TDECQ 1.5dB를 얻은 결과에는 수신단의 심볼 간격 11탭 FFE가 적용됐다. FFE는 앞뒤 심볼의 영향을 여러 단계로 나눠 보정하는 피드포워드 이퀄라이저다. 따라서 이번 결과를 한 문장으로 줄이면 ‘DSP 없이 180Gb/s, 간단한 수신단 11탭 보정으로 200Gb/s’다. TDECQ 계산은 SD-FEC 기준 비트오류율(BER) 2×10⁻²를 참조했지만, BER 자체를 측정해 그 값을 달성한 것은 아니다.

에너지 결과도 조건에 따라 달랐다. 140Gb/s OOK, 즉 빛의 켜짐과 꺼짐 두 상태로 비트를 표현하는 방식에서는 0.6V 구동과 11탭 FFE 조건으로 TDEC 2.5dB, 변조기 구동에너지 26fJ/bit를 기록했다. 이를 데이터율과 단순히 곱하면 약 3.64mW다. 그러나 레이저와 광증폭기, 외부 드라이버, 수신기, DSP, 히터와 냉각에 드는 전력은 포함하지 않는다. 200Gb/s PAM4의 변조기 구동에너지는 63fJ/bit였다.

작고 빠른 소자, 아직은 실험실의 절충점

상용 데이터센터 연결로 가려면 가장 먼저 손실을 줄여야 한다. 200Gb/s 시험에 쓴 N=4 소자의 삽입손실은 15.5dB였다. 전력비로 환산하면 입력된 빛의 약 2.8%만 남는 수준이다. 실험에서는 EDFA, 즉 약해진 빛을 키우는 광증폭기로 이를 보상했다. EDFA의 잡음을 줄이기 위해 PAM4 파형은 32회 평균했다. 송신 계측계와 수신기 응답에도 보정이 적용돼, 아무런 외부 보정 없이 단순히 연결한 시험은 아니었다.

이번 연구는 완성된 서버 간 링크나 상용 광트랜시버의 검증도 아니다. 연구진은 변조기 출력 파형을 계측했으며 실제 광섬유 전송거리, 수신감도, 링크 버짓과 BER 곡선을 제시하지 않았다. 동작 파장창도 약 6㎚여서 C대역 전체의 다파장 운용을 입증하지 못했다. 웨이퍼 수율과 소자 간 편차, 온도 변화, 장기 수명, 패키징 이후의 성능과 다채널 열 간섭 자료도 아직 없다.

국내에서도 한국전자통신연구원(ETRI)이 실리콘 포토닉스 기반 100Gb/s 광송신·수신칩을 개발하고, 오이솔루션과 데이터센터용 2㎞·100Gb/s 광트랜시버 및 4개 채널을 연결한 400Gb/s급 광인터커넥션 모듈을 검증했다. 다만 이는 이번 연구와 같은 포토닉결정 느린빛 구조가 아니라 국내 실리콘 포토닉스 기반을 보여주는 별도 사례다.

연구진은 향후 16∼32채널을 이용하면 3.2∼6.4Tb/s의 총용량을 기대할 수 있다고 전망했다. 32개 변조기의 면적은 주변 회로와 패키징을 빼고 단순 계산하면 12.8㎟다. 이는 실측된 다채널 칩이 아니라 넓은 파장창이나 서로 다른 설계의 병렬 집적을 가정한 투영치다. 실제 적용에는 광손실 저감과 드라이버·레이저 집적, 패키징, BER 기반 링크시험과 다채널 검증이 필요하다. 이번 성과는 데이터센터의 병목을 해결한 완제품이 아니라, 실험실 소자 수준에서 크기와 전압, 속도, 신호처리 복잡도를 함께 낮출 가능성을 보여준 새로운 절충점이다.

자료: 도쿄과학대·요코하마국립대·일본 산업기술종합연구소·광전자융합기술연구조합·한국전자통신연구원