[기획] 5㎚ 강유전체, 0.6V 포화 스위칭·1조 회 무파괴…전극과 계면에서 실마리

머리카락 굵기의 약 2만분의 1에 불과한 막에 정보를 기록하려면 얼마나 큰 전압이 필요할까. 얇으면 쉽게 상태가 바뀔 것 같지만 강유전체에서는 오히려 반대 문제가 생긴다. 막이 얇아질수록 분극의 방향을 뒤집는 데 필요한 전기장이 커지는 경향이 있기 때문이다. 국내 산학연 공동 연구진은 두께 5㎚의 Hf₀.₅Zr₀.₅O₂(HZO) 강유전체 커패시터에서 0.6V로 포화된 분극 전환을 관찰하고, 별도의 내구성 평가에서는 10¹²회 양극성 반복 뒤까지 하드 절연파괴가 발생하지 않았다고 보고했다.

0.6V는 AA 알카라인 건전지 공칭전압 1.5V의 40%다. 그러나 이 전압이 5㎚ 막에 걸리면 평균 전기장은 약 1.2MV/㎝에 이른다. 일상에서 낮아 보이는 전압도 나노미터 두께의 물질에는 결코 약한 자극이 아니다. 특히 공개된 초록만으로는 10¹²회 내구시험의 정확한 펄스 전압을 확인할 수 없다. 따라서 0.6V 포화 스위칭과 1조 회 무파괴가 같은 시험조건에서 얻어진 것인지는 확인되지 않아 서로 분리해 봐야 한다.

얇은 문일수록 더 세게 밀어야 하는 역설

강유전체는 외부 전기장이 사라진 뒤에도 전기적 분극 상태를 남길 수 있는 물질이다. 이 분극의 두 방향을 정보 상태로 이용하려면 낮은 전압으로 빠르게 전환하면서도 수없이 반복해 견뎌야 한다. 하지만 강유전체가 얇아질수록 항전계, 즉 분극 방향을 뒤집는 데 필요한 전기장의 크기가 대략 E_c∝t⁻²⁄³으로 증가하는 Kay–Dunn 경향을 보인다. 얇은 문이라 쉽게 열릴 것 같지만 실제로는 여는 데 필요한 압력이 더 커지는 셈이다.

전압을 높이면 분극 전환은 빨라질 수 있지만 결함 이동과 누설, 피로, 절연파괴 위험도 함께 커진다. HZO에서 통상 거론되는 항전계는 약 1.0~2.0MV/㎝다. 초박막으로 갈수록 낮은 전압과 빠른 속도, 긴 내구성을 한꺼번에 확보하기 어려운 이유다. 이번 연구는 Kay–Dunn 관계를 없애거나 뒤집은 것이 아니라, 실제 소자에서 두께 축소에 따라 생기는 불이익을 전극과 계면 설계로 완화하려는 접근이다.

HZO는 2011년 Si 첨가 HfO₂에서 강유전성이 보고된 뒤 대표적인 초박막 강유전체 조성으로 발전했다. 핵심은 상온에서 안정하지만 강유전성을 띠지 않는 단사정상 대신, 준안정 상태인 극성 사방정상을 만들어 유지하는 것이다. 산소 원자가 빠진 자리인 산소공공도 단순히 제거해야 할 불순물은 아니다. 벽에서 빠진 벽돌처럼 적절한 농도와 분포에서는 원하는 결정상을 안정시키는 데 도움을 줄 수 있지만, 계면이나 특정 경로에 모이면 전기가 새거나 절연이 무너지는 통로가 될 수 있다.

HZO 대신 ‘바닥 타일’인 전극을 바꿨다

연구진이 제작한 소자는 TiN 전극 사이에 5㎚ HZO를 넣은 금속–강유전체–금속(MFM) 커패시터다. 여기서 5㎚는 반도체 공정 노드의 이름이 아니라 강유전체층의 실제 두께다. 연구진은 HZO 조성 자체를 바꾸기보다 플라스마 공정으로 TiN 전극의 (111) 우선배향을 강화하고, 전극 표면을 질소가 풍부하면서 산화에 강한 상태로 만들었다.

전극은 전압을 전달하는 금속 뚜껑에 그치지 않는다. 그 위에 자라는 HZO 결정의 방향을 유도하는 나노 크기의 바닥 타일과 같다. 연구진은 TiN의 결정방향과 표면 화학을 함께 조절한 결과 HZO의 결정구조와 전극–HZO 사이 계면 산화가 제어됐으며, 이것이 낮은 항전계와 안정적인 반복 스위칭을 가능하게 했다고 해석했다. 문 자체인 HZO의 조성을 바꾸기보다 문틀의 결 방향과 접촉면을 손본 접근이다.

실험에서 0.6V로 포화된 분극–전압 이력곡선이 나타났다. 이때 2P_r, 즉 전압을 제거한 뒤 서로 반대 방향으로 남는 두 잔류분극의 차는 31.5μC/㎠였고, E_c로 표시하는 항전계는 0.62MV/㎝였다. 또 양극성 전기 자극을 10¹²회 반복한 뒤까지 하드 절연파괴가 발생하지 않았다. 하드 절연파괴는 영구적인 전도 경로가 생겨 절연 기능이 완전히 무너지는 현상이다.

다만 1조 회라는 숫자를 곧바로 제품 수명으로 바꿀 수는 없다. 초당 한 번이면 약 3만1700년에 해당하지만, 1GHz에서는 약 1000초에 불과하다. 확보된 자료만으로는 내구시험의 펄스 진폭과 폭, 주파수, 온도, 듀티비, 시험 소자 수와 분산을 확인할 수 없다. 10¹²회 뒤에도 초기 잔류분극이 그대로 유지됐다거나 누설전류와 감지 마진이 전혀 나빠지지 않았다는 뜻도 아니다.

1ns 미만은 실측 아닌 외삽…DRAM 가능성과 경계선

연구진은 분극 전환을 핵생성 제한 스위칭 모델로 분석했다. 이는 새로운 분극 영역이 생겨나고 퍼지는 과정을 바탕으로 전환 속도를 설명하는 모델이다. 큰 시험소자에서 얻은 결과를 DRAM급 작은 커패시터 면적으로 외삽하자 분극 반전 시간이 1ns 미만일 가능성이 계산됐다. 실제 DRAM 셀에서 1ns 미만 동작을 직접 측정한 결과는 아니다.

공통 플레이트 방식의 1T–1C 회로 시뮬레이션도 수행했다. 1T–1C는 하나의 접근 트랜지스터와 하나의 커패시터를 결합한 메모리 셀 구조다. 1.1V와 20fF 비트라인 부하 조건에서 대기 조건에 따라 482mV와 201mV의 감지 마진이 계산됐다. 감지 마진은 저장된 두 상태를 읽기 회로가 구별할 수 있게 벌어진 전압 차다. 이 값들 역시 실제 칩 측정이 아닌 회로 시뮬레이션 결과이며, 0.6V 커패시터 측정과도 다른 조건이다.

이번에 실제 제작된 것은 평면 MFM 커패시터다. 접근 트랜지스터가 붙은 완전한 1T–1C 셀이나 대규모 DRAM 배열은 아니다. 평면 소자에서 구현한 전극 배향과 계면 상태를 고종횡비 3차원 커패시터 측벽과 300㎜ 웨이퍼, 수십억 개 셀에 균일하게 옮길 수 있는지도 검증되지 않았다. 고온 내구성, 장기 보존성, 수율, 셀 간 편차, 식각 손상과 후속 열공정 호환성도 남은 질문이다.

상용 DRAM의 경쟁 참고 수준으로는 약 10¹⁵회 또는 그 이상이 제시된 적이 있어 이번 10¹²회와 세 자릿수 차이가 난다. 다만 약 10¹⁵회는 최신 제품의 단일 공식 규격이나 이번 연구의 실측 비교군이 아니라 2007년 로드맵과 관련 특허에서 제시된 참고치다. 결과를 상용 조건 충족으로 해석하기보다, 초박막 강유전체의 저전압 스위칭과 파괴 억제를 전극 결정방향과 계면 화학에서 함께 풀 수 있다는 실마리로 보는 편이 정확하다.

이번 연구에는 서울대학교·한양대학교·전남대학교·포항가속기연구소·삼성전자 연구진이 참여했으며, 교신저자는 박민혁 서울대 교수와 권대웅·김호준 한양대 교수다. 포항가속기연구소 PLS-II의 방사광 분석과 서울대 공동기기원의 XPS·ToF-SIMS 분석 지원이 활용됐다. 과학기술정보통신부·한국연구재단과 삼성전자가 연구비를 지원했고 삼성전자 연구자가 공저자로 참여했다. 논문은 별도의 경쟁적 이해관계가 없다고 밝혔다. 연구 결과는 2026년 10월 29일 공개됐으며, 독립 연구진의 재현 여부는 아직 확인되지 않았다.

자료: 서울대학교·한양대학교·전남대학교·포항가속기연구소·삼성전자·과학기술정보통신부·한국연구재단